

TD1 - Correction des exercices

1 Bus processeur Intel DMI 4.0

- ① Nombre de transferts par seconde du bus processeur (N) pour 1 voie

$$\begin{aligned} N &= \text{fréquence d'horloge réelle du bus interne} \times 2 \text{ (car DDR)} \\ &= (8 \times 10^9) \times 2 \\ &= 16 \times 10^9 \text{ T/s} = 16 \text{ GT/s} \end{aligned}$$

- ② Débit (unidirectionnel) du bus processeur

$$\begin{aligned} \text{débit} &= (\text{nombre de transferts par seconde} \times \text{largeur}) \text{ bits/s} \\ &= ((16 \times 10^9) \times 8) \text{ bits/s (sans prise en compte de l'encodage)} \\ &= \left(((16 \times 10^9) \times 8) \times \frac{128}{130} \right) / 8 \text{ octets/s (avec prise en compte de l'encodage)} \\ &= ((16 \times 10^9) \times 8) / 130 \times 16 \text{ octets/s} \\ &= 15753846153,8 \text{ octets/s} \\ &= 15753846,1538 \text{ ko/s (= 15384615,3846 Kio/s)} \\ &\approx 15753,85 \text{ Mo/s} (\approx 15024,04 \text{ Mio/s}) \\ &\approx 15,75 \text{ Go/s} \end{aligned}$$

Remarques :

- On multiplie par 8 car la largeur est égale au nombre de voies, soit 8.
- On multiplie par $\frac{128}{130}$ du fait de l'encodage 128b/130b.
- 128 bits = 16 octets, puisque 1 octet = 8 bits.

- ③ Fréquences de fonctionnement du processeur (F_P et F_E)

$$\begin{aligned} F_P &= \text{fréq. d'horloge réelle du processeur (Hz)} \times \text{coefficient multiplicateur des P-cores} \\ &= (100 \times 10^6) \times 21 = 2100 \times 10^6 = 2100 \text{ MHz} = 2,1 \text{ GHz} \end{aligned}$$

$$\begin{aligned} F_E &= \text{fréq. d'horloge réelle du processeur (Hz)} \times \text{coefficient multiplicateur des E-cores} \\ &= (100 \times 10^6) \times 15 = 1500 \times 10^6 = 1500 \text{ MHz} = 1,5 \text{ GHz} \end{aligned}$$

- ④ Fréquences maximales avec le Turbo Boost (TBT2) (F_{M2P} et F_{M2E})

— Le TBT2, pour Turbo Boost Technology 2.0, que l'on trouve sur les processeurs Intel, ou les technologies Precision Boost / Turbo Core d'AMD, permettent de contrôler dynamiquement la fréquence de fonctionnement pour l'augmenter temporairement en tenant compte de différents facteurs. Les facteurs qui peuvent être pris en compte sont :

- le nombre de cœurs actifs ;
- le type de la charge de calcul en cours d'exécution ;

- l'estimation de la consommation électrique ;
- l'estimation de la puissance consommée ;
- la température du processeur.
- Sur le processeur considéré le coefficient de Turbo est de 32 pour les P-cores et de 27 pour les E-cores.

À noter que sur d'anciens processeurs où l'on ne parle de distinction P et E pour les cœurs de calcul, tous étaient des P-cores et le Turbo était alors donné par une séquence telle que 2/2/2/3/3/4/5/5 dans le cas d'un processeur octocore. En pratique cela veut dire qu'il y aura une augmentation d'un facteur 2 du coefficient multiplicateur pour entre 8 et 6 cœurs, puis d'un facteur 3 pour entre 5 et 4 cœur(s), etc.

- Une **Max Turbo Frequency** est obtenue en ajoutant le coefficient de Turbo au coefficient multiplicateur, elle se calcule directement en MHz comme suit :

$$F_{M2P} = 2100 + (32 \times 100) = 5300 \text{ MHz} = 5,3 \text{ GHz}$$

$$F_{M2E} = 1500 + (27 \times 100) = 4200 \text{ MHz} = 4,2 \text{ GHz}$$

- AMD a développé l'**eXtended Frequency Range (XFR)** qui permet d'avoir une augmentation supplémentaire quand le processeur est bien refroidi.
- Intel a de son côté développé plus tard la **Turbo Boost Max Technology 3.0 (TBMT3)**, présente sur certains processeurs, et plus récemment la **Thermal Velocity Boost Frequency**. Dans ce cas le calcul se fait de la même manière que pour une **Max Turbo Frequency**, ce qui pour le processeur Core i7 considéré donne :

$$F_{M3} = 2100 + (33 \times 100) = 5400 \text{ MHz} = 5,4 \text{ GHz}$$

- L'idée est de donner un coup de fouet aux applications ne tirant pas parti du multithreading en utilisant un / des cœurs particulier(s), typiquement pour les jeux. Cette technologie identifie en fait le / les cœurs qui peuvent fonctionner aux fréquences les plus élevées (des groupes de 1, 2 ou 4 cœurs).
- Utilisation d'un cœur capable d'aller à une fréquence au-delà de la fréquence maximale atteinte en **Turbo Boost (TBT2)**.
- Activation via la carte mère et un pilote pour le syst. d'exploitation pour remplacer l'ordonnanceur afin diriger les threads gourmands vers le cœur le plus rapide.
- Des tests montrent que le cœur peut changer suivant les réglages de la carte mère.

⑤ Taille de la mémoire adressable

- La mémoire vive peut être vue comme une grande bibliothèque dont chaque emplacement, repéré par une adresse, permet de stocker un octet.

- L'adresse est un nombre binaire → il y a autant d'adresses que de nombres binaires représentables

$$* 2 \text{ bits} \longrightarrow \begin{matrix} b_1 & b_0 \\ 2 \times 2 \end{matrix} \longrightarrow 2^2 = 4 \text{ nombres possibles}$$

$$* 3 \text{ bits} \longrightarrow \begin{matrix} b_2 & b_1 & b_0 \\ 2 \times 2 \times 2 \end{matrix} \longrightarrow 2^3 = 8 \text{ nombres possibles}$$

$$* n \text{ bits} \longrightarrow 2^n \text{ nombres possibles}$$

- Avec un bus d'adresses de 48 bits on a donc une mémoire virtuelle adressable de 2^{48} octets, ce qui correspond à 262144 Gio = 256 Tio \approx 281,475 To. Physiquement avoir autant de mémoire n'est pas possible, de plus un système d'exploitation ne permet pas nécessairement de gérer autant de mémoire.

- Le nombre et la taille des barrettes mémoire limitent également la taille de la mémoire qui pourra réellement être utilisée. Par exemple, dans le cas du processeur considéré Intel indique une taille maximale de 192 Gio, ce qui peut correspondre à 2 barrettes, l'une de 128 Gio et l'autre de 64 Gio, ou 3 barrettes de 64 Gio.
- Attention, les périphériques se voient également attribuer des adresses.
- Il est à noter qu'un processeur compte plutôt en mot mémoire (n octets) qu'en octets lors des échanges (processeur 32 bits \rightarrow 1 mot = 4 octets = 32 bits ; 64 bits \rightarrow 1 mot correspond à 8 octets = 64 bits).

2 Bus mémoire d'une barrette de type DDR5

① La fréquence d'horloge réelle du bus mémoire (F_R) est égale à

$$\begin{aligned} F_R &= 16 \times F_{DRAM} \\ &= 16 \times \left(\frac{2,25}{15} \times 10^9 \right) = \frac{36}{15} \times 10^9 \text{ Hz} \\ F_R &= 2400 \text{ MHz} = 2,4 \text{ GHz} \end{aligned}$$

La fréquence effective du bus mémoire (F_E) est égale

$$\begin{aligned} F_E &= F_R \times 2 \text{ (fois 2 car DDR)} \\ F_E &= \left(\frac{36}{15} \times 10^9 \right) \times 2 = (2400 \times 2) \times 10^6 = 4800 \text{ MHz}, \end{aligned}$$

d'où un nombre de transferts par seconde (N) vérifiant $N = 4800 \text{ MT/s}$. En effet, F_E et N désignent la même grandeur, mais dans des unités différentes.

② Débit (unidirectionnel)

$$\begin{aligned} \text{débit} &= (\text{nombre de transferts par seconde} \times \text{largeur}) / 8 \text{ octets/s} \\ &= (\text{fréquence effective} \times \text{largeur}) / 8 \text{ octets/s} = (F_E \times \text{largeur}) / 8 \\ &= ((4800 \times 10^6) \times 64) / 8 \text{ octets/s} \\ &= (4800 \times 8) \times 10^6 \text{ octets/s} \\ &= 38400000000 \text{ octets/s} \\ &= 38400 \text{ Mo/s} = 38,4 \text{ Go/s} \approx 35,76 \text{ Gio/s} \end{aligned}$$

Il s'agit donc d'une barrette PC5-38400, à base de puces mémoire DDR5-4800.

Remarques :

- Le nombre derrière DDRx indique toujours la fréquence effective de la barrette qu'elle soit DDR, DDR2, DDR3, DDR4 ou DDR5.
- On peut associer plusieurs barrettes similaires pour obtenir un débit plus élevé :
 - le double canal consiste à en associer deux, pour aboutir à un débit $\times 2$;
 - le triple canal qui utilise trois barrettes donne un débit $\times 3$;
 - le quadruple canal avec 4 barrettes produit lui un débit $\times 4$;
 - etc.
- Il existe donc différents modes : mono-canal, bi-canal, tri-canal, quadri-canal, etc. Un processeur supporte un certain nombre de modes. Pour le processeur Core i7 considéré, qui intègre un contrôleur mémoire, Intel indique que le bus mémoire permet un débit maximal de 89,6 Gio/s, ce qui correspond au mode bi-canal (*dual channel*) avec 2 barrettes dont le débit maximum est de 44,8 Go/s (soit en fait des barrettes PC5-44800 à base de puces mémoire DDR5-5600).

3 Bus PCIe Gen 2.0

- ① Nombre de transferts par seconde (N)

$$\begin{aligned} N &= \text{fréquence d'horloge réelle du bus (Hz)} \times 2 \text{ (car DDR)} \\ &= (2,5 \times 10^9) \times 2 \\ &= 5 \times 10^9 \text{ T/s} = 5 \text{ GT/s} \end{aligned}$$

- ② Débit (unidirectionnel) pour 1 voie

$$\begin{aligned} \text{débit} &= \left((\text{nombre de transferts par seconde} \times \text{largeur}) \times \frac{8}{10} \right) / 8 \text{ octets/s} \\ &= ((5 \times 10^9) \times 1) / 10 \text{ octets/s} \\ &= 5 \times 10^8 \text{ octets/s} \\ &= 500 \text{ Mo/s} \end{aligned}$$

— On multiplie par $\frac{8}{10}$ du fait de l'encodage 8b/10b (pour 8 bits de données il y a 10 bits d'envoyés).

- ③ Perte de débit unidirectionnel

Il suffit de calculer le débit de la façon habituelle, en divisant par 8 (pas d'encodage), auquel cas on obtient un débit de 625 Mo/s, les bits induisent donc une perte de 125 Mo/s. Cela correspond à 20% du débit maximal unidirectionnel, en effet les bits supplémentaires représentent $2/10 = 20\%$ des bits.

- ④ Perte dans le cas de l'encodage 128b/130b

Les bits supplémentaires représentent $2/130 \approx 1,54\%$ des bits. Les PCIe Gen. 3.0 et Gen. 4.0 sont donc plus efficace que les versions précédentes, avec une réduction de la perte d'un facteur supérieur à 10.